名工大 工学研究科 情報工学系 2026年度 院試 過去問 解答例・解説（全6問）

I. 数値表現

8ビット2の補数として読むと $$10010110_2=-106,\qquad 01101100_2=108.$$ 算術右シフトでは符号ビットを複製するので $$11110000_2 \gg 2=11111100_2=-4.$$ $0.624$ を誤差 $0.001$ 以内で2進小数にするには $0.101_2=0.625$ で十分である。また $$2025_r=2r^3+2r+5=1045$$ より $r=8$ である。

II. 組合せ回路

全加算器の出力は $$s=a\oplus b\oplus c_{\mathrm{in}},\qquad c_{\mathrm{out}}=ab+bc_{\mathrm{in}}+ac_{\mathrm{in}}.$$ 半加算器2個で $a+b$、その和と $c_{\mathrm{in}}$ を加算し、2つの桁上げを OR すれば実現できる。

選択回路の出力は、選択信号を $s_1,s_0$ とすると $$f=\overline{s_0}\overline{s_1}(a+b) +\overline{s_0}s_1(a\oplus b)+s_0abc.$$ 桁上げ伝搬型加算器は1ビット全加算器を直列に接続するため、遅延はビット数に比例する。

桁上げ先見では $g_i=a_ib_i,\ p_i=a_i\oplus b_i$ とおけば $$\begin{aligned} c_1&=g_0+p_0c_0,\\ c_2&=g_1+p_1g_0+p_1p_0c_0,\\ c_3&=g_2+p_2g_1+p_2p_1g_0+p_2p_1p_0c_0,\\ c_4&=g_3+p_3g_2+p_3p_2g_1+p_3p_2p_1g_0+p_3p_2p_1p_0c_0. \end{aligned}$$ 高速化できる一方、論理ゲート数と配線量が増える。

III. 命令処理

6ビットの命令コードなら最大 $2^6=64$ 種、5ビットのレジスタ番号なら $2^5=32$ 本を指定できる。PC+4 の加算器は逐次実行時の次命令アドレスを作る。

R形式の加算命令では、レジスタ番号部に $1,2,3$ が並ぶ。ロード命令では、基底レジスタ、転送先レジスタ、16ビット即値が命令語に入る。制御信号は標準的な単一サイクルデータパスでは $$\begin{array}{c|ccccccc} & \mathrm{RegDst}&\mathrm{ALUSrc}&\mathrm{MemtoReg}&\mathrm{RegWrite}&\mathrm{MemRead}&\mathrm{MemWrite}&\mathrm{ALUOp}\\\hline \mathrm{add}&1&0&0&1&*&0&0\\ \mathrm{load}&0&1&1&1&1&0&0\\ \mathrm{write}&*&1&*&0&0&1&0 \end{array}$$ と整理できる。ジャンプを追加するには、次PC入力の直前に選択器を置き、通常の PC+4 とジャンプ先計算結果を選べるようにする。